CPLD Xilinx 9500XL

Описание
Технические характеристики

Семейство CPLD XA9500XLСемейство CPLD XA9500XL 3.3V сочетает высокую производительность и энергонезависимое решение программируемой логики, включающее оптимизированный по цене кремний, бесплатные средства разработки и беспрецедентную поддержку. Используя ту же среду разработки, как и для FPGA от Xilinx, CPLD XA9500XL предоставляет разработчику все необходимое для построения гибкой усовершенствованной логической системы.

Особенности семейства CPLD XA9500XL

Максимальная гибкость дизайна

  • Интерфейсы ввода/вывода 5.0V, 3.3V и 2.5V
  • Плотность макроячеек от 36 до 288, доступная в различных корпусных исполнениях с разным количеством портов ввода/вывода, обеспечивающая простую миграцию через различные плотности
  • Усовершенствованное расположение выводов позволяет изменять дизайн без изменения рисунка печатной платы
  • Внутрисистемное программирование (ISP) и полный IEEE 1149.1 JTAG для периферийного сканирования
  • Расширенный диапазон температур для применения в автомобильной промышленности
  • Быстрая внутрисистемная запись и стирание 
  • Функция реконфигурации во всем коммерческом диапазоне температур и высокая надежность программирования гарантируют системные обновления в условиях эксплуатации

Низкая стоимость всей системы

  • Низкая стоимость компонента
  • Малые габариты упаковки 

Минимальные усилия для начала проектирования

  • Бесплатное ПО ISE® WebPACK™
  • Возможность загрузки кода HDL (необходима регистрация)​

Применение CPLD 9500XL

  • Потребительское,
  • промышленное,
  • медицинское оборудование,
  • беспроводные телекоммуникации

XA 9500XL CPLD Features

Features XA9500XL
5V tolerant I/O pins 5V, 3.3V, 2.5V
Output capability 3.3V, 2.5V
Pin-compatible device densities 4
In-system programmability
Pin-locking and routability
Fast concurrent programming
Enhanced data security
Производители